-
日期: 2025-10-24 | 來源: 騰訊科技 | 有0人參與評論 | 字體: 小 中 大
18A，即1.8nm，字面上規格很高，起碼聽起來要比台積電的2nm更先進，但其實18A只是壹個命名上的文字游戲。除了RibbonFET架構和背面供電兩個新故事，它的技術指標並沒有想象的出色。
英特爾中文官網對18A的標注是“次2納米”，英文官網是“sub-2nm”，英文新聞稿裡面是2-nanometer class node（2納米級節點），但這都不重要，反正命名可以隨便寫，重點是隨後關於性能、功耗和面積（PPA）的壹句——與 Intel 3制程工藝相比，其每瓦性能提升高達15%，芯片密度提升約 30%。
Intel 3是什麼？優化版的7nm。
在壹個7nm節點基礎上，每瓦性能、芯片密度提升15%、30%，那它究竟是5nm、3nm還是2nm？
有兩個關鍵指標：CPP（接觸多晶硅間距，台灣地區譯為周距）和Mtr/mm2（每平方毫米百萬顆晶體管）。
早期，晶體管性能與柵極長度（Gate Length），即線寬直接關聯——線寬越小，電流通過時間越快，晶體管性能越強。
隨著線寬微縮逼近物理極限，加之FinFET等立體晶體管結構普及，CPP成為影響晶體管密度的重要特征。
比如，單位面積下容納9個晶體管，通過微縮CPP，可以實現容納10個晶體管。
根據公開數據，Intel 3這個“更名”的7nm節點，CPP為50nm，比台積電N5的51nm略有優勢，但不及台積電N3的45nm。
CPP影響晶體管密度，Mtr/mm2則是晶體管密度的直接量化指標，數字越大，單位面積晶體管越多。
此前Techinsight發文稱，基於高密度標准單元，台積電N2為313Mtr/mm2，即每平方毫米3.13億顆晶體管，英特爾18A為238Mtr/mm2，即每平方毫米2.38億顆晶體管。
另外，台積電也披露過N2的PPA(性能、功耗、面積)數據，強調N2的邏輯密度比N3E提升1.15倍，換算過來，N3E為272 MTr/mm2，即每平方毫米2.72億顆晶體管。
所以，綜合CCP、MTr/mm2兩個有關晶體管密度的數據，大致可以將18A節點與台積電3nm看齊。
值得壹提的是，英特爾在性能、功耗、面積這些關鍵指標的追逐上花了太多的功夫，但過分追逐紙面數據，將會耗費了大量時間（注意不是浪費），10nm量產翻車就是這個問題。
“Intel壹向對於晶體管密度有壹種近乎癡迷的執著，1mm2面積裡能塞幾個晶體管，數字越高越好，簡報上的MTr/mm2(百萬顆晶體管/平方毫米)就是要展示壹條漂亮的直線，”壹位英特爾前員工曾發長文披露英特爾追逐指標數據的執念，“10nm壹開始的規格定得太aggressive（激進），TMG（前技術與制造事業群）的人拼死拼活日夜加班也達不到良率。”- 新聞來源於其它媒體，內容不代表本站立場！
-
原文鏈接
原文鏈接:
目前還沒有人發表評論, 大家都在期待您的高見