-
日期: 2026-01-08 | 来源: 腾讯科技 | 有0人参与评论 | 字体: 小 中 大
“未来六个季度数据中心收入5000亿美元。”黄仁勋在GTC25上说。
2026年1月6日开幕的CES 2026，老黄又宣称90%的ASIC项目会失败，这实际上是对此前谷歌TPU为代表的ASIC芯片（专用集成电路）的口头“讨伐”，一场针对ASIC的全面围猎已经悄悄开始。
很多人会关心，GPU、ASIC竞争的终局如何？答案是取决于半导体战争的终极弹药库——台积电CoWoS先进封装产能。
这意味着，只要对台积电CoWoS产能预订、分配情况，进行颗粒度拆解，就能精确测算出2026年AI算力芯片的出货格局。
可以说，2026年“芯片战”，系于台积电115万片CoWoS晶圆产能。
该图片可能由AI生成
01 战争的起源
我们先对GPU和ASIC的战争背景做一些铺垫（有行业基础可跳过本部分）。
人工智能对算力的需求扩张是共识，但必须明确：更先进的计算架构、工艺制程和先进封装，是三个关键路径。
关于架构，谈到最多的是GPGPU（通用图形处理器），英伟达在这条路上，借助CUDA生态的20年铺垫，成为通用并行计算的绝对王者。
硬件层面，英伟达的核心武器有两个：HBM内存极高的带宽、GPGPU大规模流处理器阵列。从H200、GB200到2026年1月推出的“Vera Rubin”，都是这条路径的产物，性能提升直接与显存带宽、NVLink互连规模挂钩。
GPGPU之外，以谷歌TPU为代表的ASIC芯片，探索出了另一条更精准、定制化的架构——云端推理侧的负载日益固化，为特定算法（如Transformer）定制的ASIC芯片，能够展现出碾压级的能效比，即每瓦性能和总拥有成本（TCO）优势。
谷歌的TPU、亚马逊的Trainium都是这条路径的先锋。博通、Marvell、Al chip等设计公司，正是通过为这些云巨头定制ASIC芯片，撕开了AI芯片万亿市场的一道口子。
相比架构竞争，工艺制程这条路径显得更好理解，从7nm、5nm、3nm到2025年底量产的2nm，每一次制程跃进都意味着晶体管密度和能效的提升。
不过，工艺制程是一条高门槛的路径：进化速度越来越慢，成本越来越贵，2nm晶圆代工价格高达3万美元，入场费已非所有玩家都能承受。此外，工艺制程的微缩还将面临“功耗墙”和“存储墙”。
架构、制程之外，第三个关键路径是先进封装，以CoWoS（Chip on Wafer on Substrate）为代表的先进封装是台积电为高性能计算打造的“皇冠上的明珠”。
- 新闻来源于其它媒体，内容不代表本站立场！
-
原文链接
原文链接:
目前还没有人发表评论, 大家都在期待您的高见