-
日期: 2026-07-23 | 來源: 自由時報 | 有0人參與評論 | 專欄: 華為 | 字體: 小 中 大
半導體研究公司SemiAnalysis發布了華為最新旗艦麒麟9030芯片的最新拆解報告。該芯片采用中芯N+3工藝（先進的7nm工藝），N+3密度追趕台積電的N6（7納米系列強化）。不過，他們是通過蠻力推進，因此並非平局。 該芯片的線寬也比英特爾用於PC處理器“Panther Lake”的18A工藝窄約10%。殘酷的現實是，更窄的線寬並不壹定意味著芯片更好。這份報告再次證實，中國半導體技術仍落後於台積電和英特爾多年。
SemiAnalysis發布了其拆解實驗室STEEL（半導體分析拆解工程與評估實驗室）的最新報告，對華為最新旗艦麒麟9030芯片進行了電子顯微鏡級別的逆向工程分析。
麒麟9030采用SMIC的N+3工藝，這是其早期N+2工藝的先進版本，目前是中國最先進的半導體工藝。 SemiAnalysis還拆解了聯發科的Helio G99（基於台積電N6工藝6納米工藝，是7納米系列的增強版），主要因為中微電的N+3和台積電N6同代制造。
報告指出麒麟9030的線寬比台積電N6 Helio G99小，但這並不代表芯片或工藝的優勢，也不代表邏輯切換速度或功耗; 就純密度而言，SMIC的DUV節點確實比單個EUV節點更密集。
報告指出，為了在無極紫外的情況下實現EUV級別密度，SMIC采用了兩項核心技術：壹種是多圖案化，但每多壹步都會增加壹層遮蔽、更易產生比對誤差、成本增加以及產量降低。
第贰種技術是DTCO（設計技術協作優化），它將芯片設計和制造技術結合優化。每種DTCO技術可以回收少量面積，但使晶體管更脆弱，更難建模。 所以中芯國際在密度上正在追趕台積電的EUV節點，但他們是靠蠻力推進，所以其實並不算平局。 這就是故障的開始，因為這部分很容易修復，但提升速度和效率就更難了。
報告指出，在DTCO框架下，速度和效率必須分開追求，不能同時處理。這就是N+3流程的現實。麒麟9030 Pro的性能大致相當於叁年前的Android旗艦水平。
與英特爾的18A相比，18A在紙上可實現32納米的M0金屬螺距，匹配N+3。 但在Panther Lake項目上，英特爾廣泛采用更寬松的36nm高性能單元配置，金屬間距更寬，降低成本並提升良率。 擁有選擇擴展地點和方式的自由本身就是壹種優勢。
此外，18A的背後供電技術允許在芯片背面引入電源連接，釋放了前置金屬布局空間——這是SMIC N+3所不具備的功能。
報告指出，盡管中芯未來的N+4密度大致可與台積電的N5相當，但N+5結合其背後的電源技術，可達到英特爾18A級別的密度。 但每壹次優化都是積累的挑戰。每壹個新流程都比上壹個更慢、更昂貴、更難寬容。他直言不諱地說：“你可以繼續攀爬牆，但牆會越來越陡峭。”- 新聞來源於其它媒體，內容不代表本站立場！
-
原文鏈接
原文鏈接:
目前還沒有人發表評論, 大家都在期待您的高見